PCB抗ESD設(shè)計(jì)規(guī)則:ESD(靜電放電)是危害電子產(chǎn)品的潛在因素，在PCB設(shè)計(jì)中可以比較直接的避免ESD危害。本文先從ESD產(chǎn)生的機(jī)理說(shuō)起，然后介紹了如何在PCB設(shè)計(jì)中通過(guò)隔離，屏蔽，引流等技術(shù)使ESD對(duì)電子產(chǎn)品危害降到最低。